[Chapter 5.1 컴퓨터 구조 및 설계] 메모리 계층 구조

본 정리는 CS422-컴퓨터 구조 및 설계 : 하드웨어/소프트웨어 인터페이스. David A. Patterson, 존 헤네시 책을 바탕으로 하고 있음을 미리 알립니다.

 

컴퓨터의 3대 구성 요소

컴퓨터의 3대 구성 요소이다.

 

우리는 지금껏 Processor가 어떻게 명령어를 처리하고, 제어하는지 알아왔다.

 

5장에서는 그러한 명령어들을 갖고 있는 프로그램을 저장하고 있는 메모리가 어떻게 처리되는지 알아본다.

 

 

메모리 계층 구조

---

 

사실 생각해보면, 그냥 작고 빠른 레지스터,캐시,램 등을 엄청나게 많이 사용하면 메모리의 성능은 가하 급수적으로 빨라질 것이다.

 

그러나 데이터 저장소의 불변하는 진리 중 하나는 '작을수록 빠르고 비싸며, 클수록 느리고 싸다' 는 것이다.

 

그렇다면 우리는 어떻게 메모리를 크고 싸고 빠르게 사용할 수 있을까?

이를 해결하는 방법이 바로 메모리 계층구조이다.

 

The Principle of Locality(지역성의 원칙) 덕에 메모리 계층 구조가 구현될 수 있다.

 

 

The Principle of Locality(지역성의 원칙)

1. Temporal locality (시간적 지역성) - 한번 참조된 항목은 곧바로 다시 참조될 확률이 크다.
2. spatial locality (공간적 지역성) - 한번 참조된 항목 근처에 있는 다른 항목들이 곧바로 참조될 가능성이 높다.

즉, 결국 사용되는 지역은 한정적이므로, 프로그램 전체가 메모리에 들어가 있을 필요가 없고, 지역성을 이용해 자주 사용되는 영역을 메모리에 올려두고 해당 부분만 사용하는 것이 메모리 계층 구조의 원리이다.

 

메모리 계층 구조에서 사용되는 언어

• Block : 두 계층 간 정보의 최소 단위를 블록이라고 한다.
• Hit Rate : 프로세서에서 필요한 데이터를 메모리에서 찾았을 때 메모리에서 데이터가 있을 확률
• Miss Rate : Hit Rate의 역수이다. (1-Hit Rate )
• Miss Penalty : 데이터를 찾지 못했을 때 데이터를 가져오는데 드는 시간

컴퓨터에서 RAM(Random Access Memory)의 중요성 - 메모리의 크기가 작아질수록 가지고 있을 수 있는 데이터가 작아지고, Miss Rate는 증가하여 점점 더 하위 계층의 느린 메모리에 접근하게 될 것이고, 컴퓨터의 성능이 느려지게 되므로 RAM이 커야 컴퓨터의 성능에 도움이 된다.

메모리 계층구조

메모리 계층 구조의 특징

• 프로세서와 멀어질수록 메모리의 크기가 커진다.
• 상위 계층에 있는 데이터는 하위 계층의 부분 집합이다. (결국 하위계층에서 가져온 데이터 이므로)
• 보통 메모리 계층 구조는 프로세서 가장 근처에 캐시, 그 아래 레지스터, 그 아래 메인 메모리 그 아래 disk 로 구성된다.

 

메모리 계층 구조의 관리

• 레지스터와 메모리 사이의 관리 - 컴파일러
• 캐시와 메인 메모리 사이의 관리 - cache controller hardware
• 메모리와 Disk 사이의 관리 - 운영체제

 

 

메모리 기술

• Caches - SRAM(Static Random Access Memory)이 사용된다. 요즘엔 프로세서 칩에 캐시가 집적된다고 한다. 가장 빠르지만 매우 비싸다. 한번 쓰인 정보는 컴퓨터가 꺼지기 전까지 지워지지 않는다.(static)
• Main memory - DRAM(Dynamic Random Access Memory)이 사용된다. 캐시에 비해 느리고 비싸다. 정보 계속 재갱신 되어야한다. (dynamic) 
• Flash memory - 메인메모리에 비해 느리고 비싸지만 크기가 크다. 플래시 메모리에 한번 쓰면 비트가 마모된다. 즉, 수명이 있다. 마모 균등화 기법을 사용하여 수명이 다하는 거의 없다고 한다.
• Disk - 가장 크고 싼 저장 장소. 섹터,트랙,실린더 등으로 이루어져있다.

 

참고 : 캐시로 데이터를 옮기기 위한 메모리 시스템

---

 

1. One-word-wide bank memory organization

 

한번에 하나의 word 씩 cache로 보내는 메모리 시스템이다.

 

예를 들어, 하나의 블럭이 4word로 이루어져있다고 가정하자.

 

주소를 보내는데 1 bus cycle

각 메모리로부터 word를 가져오는데 1 bus cycle

처음 메모리에 접근하는데 15 cycle 

 

이라고 가정하자.

 

그렇다면, 이 메모리 시스템의 경우엔, 한블럭을 가져오는데 주소를 한번 보내고 4word를 각각 메모리에 한번씩 접근하여 가져오므로,

한블럭을 가져오는데 1 + 4 x (15 + 1) = 65cycle 이 걸리게 될 것이다.

 

 

2. Wide-memory bank

 

한번에 여러 word를 보낼 수 있는 메모리 시스템이다.

 

위와 똑같이, 가정하고 2 word-wide 메모리 시스템이라고 가정하자.

 

주소를 한번 보내고, 한번에 2word씩 가져올 수 있으므로 4word를 가져오기 위해선 2번만 메모리에 접근하면 된다.

 

한블럭을 가져오는데 1 + 2 x (15 + 1) = 33cycle 이 걸리게 될 것이다.

 

 

3. Interleave-memory bank

 

메모리에 한번만 접근해도 bank를 사용하여 word를 각 bank로부터 받아올 수 있는 메모리 시스템이다.

 

주소를 한번 보내고, 메모리에 한번 접근한 후 각 bank로부터 1 word 씩 가져오면 되므로

 

한블럭을 가져오는데 1 + 1 x 15 + 4 x 1 = 20 cycle이 걸리게 될 것이다.